作为一个从嵌软跑来学 FPGA 的菜鸟，笔者每次动手写 verilog 代码的时候都有一种很拧巴的感觉，总觉的自己似乎还是有些地方的理解有问题。 网上看了无数篇讲硬件思维的文章，大家无一例外都是告诉你写 verilog 代码的时候最重要的就是要心中有电路，但是怎么才能心中有电路呢？数字电路的设计和软件系统设计的思维究竟有什么不同？ 于是怀着这份疑问…

碎碎念 很久没更了，小更怡情（doge FPGA 菜鸟生活还是很顺利的（指顺利成为菜鸟），最近在忙老师的项目，遇到点小问题，所以随手记一下，另外博客的数据库出了点问题，这两天才想起来小修小补一下，不过不知道什么时候就又挂了💔 PS：太久不写了还是有点手生，感觉写出来的东西有点不尽人意，怎么说呢🤔，就是 CSDN 味很重。 希望多写点东西能早日恢复吧…